飞利浦招聘试题
1.用逻辑门和cmos电路实现ab+cd。
2.用一个二选一mux和一个inv实现异或。
3.给了reg的setup和hold时间,求中间组合逻辑的delay范围。
4.如何解决亚稳态。
5.用Verilog/VHDL写一个fifo控制器。
6.用Verilog/VDDL检测stream中的特定字符串
版权声明:此文自动收集于网络,若有来源错误或者侵犯您的合法权益,您可通过邮箱与我们取得联系,我们将及时进行处理。
本文地址:https://www.gunzhua.com/jiuye/bishi/71589.html